热门搜索:
FT61E042-RB
8−bit CPU (EEPROM)
49 条 RISC 指令: 1T、2T or 4T
16 MHz / 1T (VDD ≥ 2.7)
多达 20 个引脚
Memory
PROGRAM: 10k x 14 bit (读/写保护)
DATA: 128 x 8 bit (读保护)
RAM: 1k x 8 bit
16 层硬件堆栈
扇区加密, 支持 IAP
工作条件 (5V, 25°C)
VDD (VPOR ≤ 1.9V) VPOR − 5.5 V
(通过 POR 自动调整,0°C 以上 ≤1.7V)
工作温度等级 −
40 −
+ 85 °C
低 Standby 0.2 μA
WDT 3.0 μA
正常模式 (16 MHz / 1T) 233 μA/mips
高可靠性
10 万次擦写次数 (typical)
> 20 年 / 85°C 存储 (typical)
ESD > 8 kV, > 5.5 kV
ADC (12−bit)
12−bit 精度 (≤ 2 MHz ADC 时钟)
7 + 1 + 1 通道
VADC−REF
内部: 0.5, 2.0, 3.0, VDD
外部: +, − 可选
自动阈值比较
PWM (Total 7 路)
支持在 SLEEP 下运行
7 个捕获/比较/PWM 通道:
独立:占空比,极性
3 个通道 (多达 6 个 I/O):
互补输出+死区
自动故障刹车 (I/O, LVD, ADC)
边沿对齐,中心对齐
单脉冲模式
Timers
WDT (16−bit): 3−bit 预分频
Timer1 (16−bit): 16−bit 预分频
Timer2 (16−bit): 4−bit 预分频
Timer4 (8−bit): 3−bit 预分频
自动重载
支持在 SLEEP 下运行
Sysclk, LIRC, 1 or 2x {HIRC, 晶振, EC}
运算放大器
支持失调校准,可输出到 IO / ADC
通信接口
SPI, I2C, 2x USART
I/O PORTS (多达 18 个 I/O)
上拉/下拉电阻
开漏
18 个 I/O 源电流: 4, 8 or 29mA (5V, 25°C)
18 个 I/O 灌电流: 48 or 61 mA (5V, 25°C)
18 个 I/O: 中断/唤醒
电源管理
SLEEP
LVR: 2.0, 2.2, 2.5, 2.8, 3.1, 3.6, 4.1 (V)
LVD: 2.0, 2.4, 2.8, 3.0, 3.6, 4.0 (V)
(LVD 可用作极性可选的单输入比较器功能)
系统时钟 (SysClk)
HIRC 高速内部振荡器
16MHz <±0.5% typical (2.5−5.5V, 25°C)
可微调
1, 2, 4, 8, 16, 32, 64, 128 分频
LIRC 低功耗低速内部振荡器
32 kHz 或 256 kHz
EC 外部时钟 (I/O 输入)
LP / XT 晶振输入
双速时钟启动 (HIRC 或 LIRC)
故障保护时钟监控
其他特性 (欢迎垂询)
ADC 较小分辨率为 0.12mV,精度为
0.24mV,适用于电流检测
½ VDD LCD 偏置
集成开发环境 (IDE)
片上调试 (OCD),ISP
3 个硬件断点
软复位,暂停,单步,跳跃等
封装
DFN8 SOP8 MSOP10 SOP14
SOP16 SOP20 TSSOP20 QFN2