热门搜索:
FT61E045-DRB
特性
精简指令集架构
8 层硬件堆栈 x12bit
2T 或 4T 指令周期
4Kx14b 程序存储空间
i. 程序存储空间的 checksum 自动校验
ii. 可配置,User Option
256x8b 数据 EEPROM
i. 数据 EEPROM 在应用编程
ii. 可配置,Factory Option
高耐用性 EEPROM
程序和数据 EEPROM 可经受 10 万次写操作
i. EEPROM 保存时间 > 40 年
256x8b SRAM
1 x 带 8 位预分频的定时器 0
1 x 带 3 位预分频的 16 位定时器 1
1 x 带 8 位预分频的定时器 2
i. 慢时钟周期测量模式
增强性捕捉、比较和可编程“死区”时间的
PWM 模块
i. 时钟源可选:系统时钟或者是内部
32MHz 时钟
ii. 单次脉冲模式
iii. 较多 3 对带“死区”的 PWM 输出
4x12bit Timer,4x12bit PWM,支持
BUZZER 模式
i. 支持每组 PWM 的互补脉冲输出
ii. 时钟较快 32M
iii. 外设时钟输出
1x9bit 可编程脉冲发生器(PPG)
i. 两个重载寄存器
ii. 脉冲极性可选择
iii. 支持脉宽限制
iv. 支持不可重复触发模式
v. 手动触发方式和比较器结果触发方式
带 7 位预分频的 WDT,溢出频率范围为
16ms-256s
上电延迟计数器 PWRT
低功耗模式 SLEEP
多个唤醒源,外部中断 INT、端口变化中
断、WDT 和数据 EEPROM 写完成, 等等
i. 可配置硬件去抖的外部中断 INT
内置高速 16M RC 振荡器
内置低速 32K RC 振荡器
支持外部晶振 16M 或 32K, 外部时钟模式
i. 时钟缺失
ii. 双速启动模式
内置 10 位的 ADC,支持 8 个通道 (7 个外
部通道 + 1 个内部 1/4VDD 通道)
i. 参考电压可选:外部 Vref, VDD, 内部
2V/3V
ii. 可配置,Factory Option
内置 6 个高速高精度比较器
i. 可编程的参考电压
ii. 比较可直接输出
iii. 比较结果可配置去抖
iv. 输入失调电压可校准
v. 迟滞控制 (比较器 0/1/2/3)
1x 运算放大器, 支持软件校准输入失调电压
低电压复位 LVR:
i. 2.0/2.2/2.5/2.8/3.1/3.6/4.1V
低电压检测 LVD:
i. 2.0/2.4/2.8/3.0/3.6/4.0V
3 对 USB 充电端口:
i. **充电端口 DC+/DCii. 充电下行端口 DA+/DA-,DB+/DBiii. 支持 QC2.0 和 QC3.0 以及苹果、三
星设备
iv. 较多同时对两个设备充电
v. 集成 D2I 模块
较多 18 个通用 IO, 20 个芯片管脚
i. 所有 IO 带独立上拉控制
ii. 4 个 IO 带独立下拉控制
下降沿中断,RA0-RA7
支持在系统编程 ICSP
支持在线调试,3 个硬件断点
程序空间保护
工作电压范围:2.0V- 5.5V
较大时钟工作频率:16MHz
i. FSYS=8MHz(2T mode): 2.0V-5.5V
ii. FSYS=16MHz(2T mode): 2.7V-5.5V
封装类型:SOP14, TSSOP14, SOP16,
SOIC20, SSOP20, PDIP20, QFN20